# PATENT ABSTRACTS OF JAPAN

(11)Publication numb r:

10-117016

(43)Date of publication of application: 06.05.1998

(51)Int.CL

H01L 33/00 H01S 3/18

(21)Application number: 08-270375

(71)Applicant: NICHIA CHEM IND LTD

(22)Dat of filing:

14.10.1996

(72)Inventor:

**NAKAMURA SHUJI** 


**IWASA SHIGETO** 

# (54) MANUFACTURING METHOD OF NITRIDE SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To realize a nitride semiconductor device, using a nitride semiconductor as its substrate by making an n-type nitride semiconductor layer with a specific film thickness to grow on a substrate, and by making nitride semiconductor layers containing acceptor impurities grow on the foregoing nitride semiconductor layer, and further, by removing thereaft r the substrate therefrom.

SOLUTION: A buffer layer 11 is made to grow in contact with a substrate 10 made of spinel (MgAl2O4). Then, an n-type nitride compound semiconductor layer 1 with a film thickness not smaller than 20  $\mu$  m is made to grow in contact with the buffer layer 11. Further, an active layer 2 is made to grow in contact with the semiconductor layer 1. Subsequently, nitrid s miconductor layers 3, 4 containing acceptor impurities are made to grow on the active layer 2. Then, a resultant wafer is taken out from a reaction container, to remove the substrate 10 therefrom. In this case, the buffer layer 11 is also removed naturally therefrom. Further, an n-electrode 20 is provided on the surface of the semiconductor layer 1 corresponding to th bottom surface of the wafer, and an electrode comprising a translucent p-typ electrode 21 and a pad electrode 22 is formed on the uppermost semiconductor laver 4.



## **LEGAL STATUS**

[Date of request for examination]

08.02.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3087829

[Date of registration]

14.07.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

r j ction]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by comput r.So the translation may not reflect the original precisely.
- 2. \*\*\*\* shows the word which can not b translated.
- 3.In the drawings, any words are not translated.

#### **CLAIMS**

## [Claim(s)]

[Claim 1] The manufacture method of the nitride semiconductor device characterized by having the process into which the nitride semiconductor layer which contains acceptor impurity at least is grown up, and the process which removes a substrate after the nitride semiconductor layer growth containing acceptor impurity in the process which grows up n typ nitride semiconductor layer into the substrate upper part by thickness 20 micrometers or more, and this n type nitride s miconductor layer upper part.

[Claim 2] The manufacture method of a nitride semiconductor device according to claim 1 that the aforementioned substrate is characterized by the bird clapper from a spinel.

[Claim 3] The manufacture method of the nitride semiconductor device according to claim 1 or 2 characterized by including the process which carries out annealing in the atmosphere containing a nitrogen source after the nitride semiconductor lay r growth containing the aforementioned acceptor impurity, and which carries out annealing in the atmosphere which does not include the source of hydrogen after that.

[Claim 4] The manufacture method of the nitride semiconductor device characterized by having the process into which th nitrid semiconductor layer containing acceptor impurity is grown up at least at the process which grows up n type nitride s miconductor layer into the spinel substrate upper part by thickness 20 micrometers or more, the process which remov s a substrate after n type nitride semiconductor layer growth, and n type nitride semiconductor layer upper part after substrate removal.

[Claim 5] The manufacture method of the nitride semiconductor according to claim 4 characterized by making the front fac of the n type nitride semiconductor layer into the shape of a mirror plane after the aforementioned n type nitride s miconductor layer growth.

[Claim 6] The manufacture method of the nitride semiconductor device according to claim 4 or 5 characterized by having the process which carries out annealing in the process which carries out annealing of the n type nitride semiconductor in the atmosphere containing a nitrogen source after the aforementioned substrate removal, and the atmosphere which do s not include the source of hydrogen after the nitride semiconductor layer growth which contains acceptor impurity after that.

[Claim 7] The aforementioned n type nitride semiconductor layer is the manufacture method of a nitride semiconductor giv n in the claim 1 characterized by making small carrier concentration of the side close to p type nitride semiconductor layer, and enlarging carrier concentration of the side which is separated from p type nitride semiconductor, or any 1 term of 7.

[Translation done.]

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This docum nt has be n translated by comput r. So the translation may not reflect the original precisely.

2.\*\*\* shows the word which can not be translated.

3.In th drawings, any words are not translated.

#### DETAILED DESCRIPTION

[D tailed Description of the Invention]

[Industrial Application] this invention relates to the manufacture method of the nitride semiconductor (InXAlYGa1-X-YN, 0 <=X, 0<=Y, X+Y<=1) element used for light-receiving devices, such as luminescence devices, such as Light Emitting Diod (light emitting diode) and LD (laser diode), a solar battery, and a photosensor.

[0002]

[D scription of the Prior Art] The nitride semiconductor is put in practical use now as the blue luminescence Light Emitting Diode and green luminescence Light Emitting Diode. Since the substrate which carried out grid adjustment does not exist, the nitride semiconductor is growing through AIN of the hundreds of A thickness directly formed on the silicon on sapphire from which a lattice constant differs no less than 13.5%, and the GaN buffer layer. Although the attempt which produces the bulk crystal of GaN which, on the other hand, serves as a substrate which carried out grid adjustment is performed in the for ign r search period, now, the actual condition is that the bulk crystal of GaN can grow only in 1200 degrees C or mor and the levated—temperature high—pressure atmosphere of 10,000 or more atmospheric pressure, but only the small crystal about several mm phi is moreover obtained.

[0003] Since the GaN substrate by the bulk single crystal is not expectable, the technology which uses a GaN thick film as a substrate is shown in JP,8-116090,A. According to this technology, GaN is formed by 50-200-micrometer thickness through a buffer layer on substrates, such as GaAs, and GaP, InP, Si, and the nitride semiconductor which removes a substrat by meanses, such as polish and chemical etching, after that, and newly contains n type layer and p type layer on the GaN layer which remained is grown up.

[0004] Moreover, after repeat a buffer layer and a GaN single crystal layer, growing up JP,7–165498,A on a substrate, indicating the method of creating a GaN substrate in addition to this, growing up into JP,7–202265,A the buffer layer which becomes silicon on sapphire from ZnO and growing up GaN of a thick film on the buffer layer, the method of obtaining th GaN single crystal substrate of a thick film is shown by by carrying out dissolution removal of the ZnO. Furthermore, th luminescence device which carried out the laminating of the nitride semiconductor layer of a mutually different conductivity typ on a GaN single crystal substrate to JP,7–94784,A is indicated.
[0005]

[Problem(s) to be Solved by the Invention] Thus, although much technology is proposed by the GaN substrate for growing up a nitride semiconductor, the nitride semiconductor which used this GaN as the substrate does not yet appear in it, but, actually, it is very difficult for it to it to manufacture the various device elements which have the thick film GaN dozens of microm ters or more in a substrate.

[0006] Therefore, the place made into the purpose of this invention is in manufacturing the device element which consists of a nitride semiconductor to offer the manufacture method that the element which used the nitride semiconductor for th substrat is realizable.

[0007]

[Means for Solving the Problem] The manufacture method of the nitride semiconductor device element of this invention consists of two kinds of modes, the 1st mode It is n type nitride semiconductor layer (it is hereafter called n type layer.) to the substrate upper part. It is characterized by having the process into which the nitride semiconductor layer which contains acceptor impurity at least is grown up, and the process which removes a substrate after the nitride semiconduct relay regrowth containing acceptor impurity in the process grown up by thickness 20 micrometers or more, and this n type lay rupper part. It is desirable to use a spinel (MgAl 204) for a substrate especially in the 1st mode of this invention, and to make the field (111) of a spinel substrate into the growth side of a nitride semiconductor also in it.

[0008] In the 1st mode of this invention, it is characterized by including the process which carries out annealing (heat tr atm nt) in the atmosphere containing nitrogen after the nitride semiconductor layer growth containing acceptor impurity and which carries out annealing in the atmosphere which does not include the source of hydrogen after that. By supplying the source of N, it is to carry out annealing in the atmosphere containing a nitrogen source in order to prevent disass mbly of a nitride semiconductor and to prepare crystallinity. Therefore, it is desirable to carry out annealing in 300 degrees C – 1200 d grees C atmosphere, using ammonia, a hydrazine, etc. as a source of N. It is 400 degrees C or more that crystallinity becomes good most. It is to carry out annealing in the atmosphere which does not include the source of H in ord r to make low resistanc further the nitrides miconductor lay r which removed H combined with acceptor impurity from under the crystal, and dop discreptor impurity with the aform notioned source annualing of N among the reaction. It is distributed to also perform this annealing above 400 degrees C.

[0009] Mor ov r, the 2nd mod of this inv ntion is charact riz d by growing up the nitride semic inductor layer containing acceptor impurity at least at the process which grows up n typelay r into the spinel substrated upper part by thickness 20 microm ters or more, the process which r moves a substrate aft r n typelay r growth, and n typelayer upper part aft r substrated r moval. Moreover, also in the 2nd mode of this invention, it is desirable to make the field (111) of a spinel substrate into the growth side of a nitride semiconduct r.

[0010] In addition, in the claim of this application, n cessarily not growing up n typ lay r int a substrat in contact with n typ lay r which carries out substrate up growth not n c ssarily, gr wing up buffer lay rs, such as GaN, AlN, and ZnO, in

contact with a substrat , and growing up n type lay r of 20 micromet rs or mor of thickn ss in contact with this buffer lay r is also included. The nitrid semiconductor of singl comp sition is sufficient as n type lay r of thickn ss 20 microm ters or mor , and the lay r which carri dout the laminating of the thin film of n type lay r from which compositien differs is sufficient as it. Similarly necessarily not growing up the nitride semiconductor lay r which not necessarily doped acceptor impurity as growing up the nitride semiconductor lay r which doped acceptor impurity to be n type lay r upper part in contact with n type layer, growing up a buffer layer, i type layer, or a barrier layer in contact with n type layer, and growing up the nitrides of smiconductor which dependently in contact with those buffer layers, i type layer, and the barrier layer is also included.

[0011] Furthermore, in th 2nd mode of this invintion, it is characterized by making the front face of the n type lay r into the shap of a mirror plane aft r n type lay r growth.

[0012] Moreover, in the 2nd mode of this invention, annealing of the n type nitride semiconductor is carried out in th atmosphere containing a nitrogen source after the aforementioned substrate removal, and it is characterized by carrying out ann aling in the atmosphere which does not include the source of hydrogen after the nitride semiconductor layer growth which contains acceptor impurity after that. After substrate removal, annealing is carried out for preventing disass mbly of a nitride semiconductor and preparing a crystalline good substrate in the atmosphere containing a nitrog n sourc, and it is desirable similarly by supplying the source of N to carry out annealing in 300 degrees C – 1200 degrees C atmosphere using ammonia, a hydrazine, etc. as well as the 1st mode. The temperature to which crystallinity becomes good most is 400 degrees C or more. Annealing is carried out in the atmosphere which does not include the source of H for making low resistance further the nitride semiconductor layer which removed H combined with acceptor impurity in the r action as well as the 1st mode from under the crystal, and doped acceptor impurity, and it is desirable to carry out ab v 400 degrees C. Moreover, in the 1st mode of this invention, and the 2nd mode, it is characterized by for n type layer making small carrier concentration of the side close to p type layer, and enlarging carrier concentration of the side which is s parat d from p type nitride semiconductor.

[Embodiments of the Invention] <u>Drawing 1</u> (a) – (e) is the type section view showing the partial structure of the wafer obtain d in each process of the 1st mode of this invention. The 1st mode of this invention is explained based on thes drawings.

[0014] Especially the growth method of a nitride semiconductor is not limited and can apply all the methods proposed in order to grow up [ for example, ] a nitride semiconductor conventionally [, such as MOVPE (organic-metal vapor growth), HDVPE (halide vapor growth), and MBE (molecular-beam vapor growth), ].

[0015] In drawing 1 (a), 10 is a substrate. A nitride semiconductor is first grown up on this substrate 10. Although substrat s, such as sapphire, a spinel, SiC, GaAs, and Si, ZnO, can be used for a substrate 10 in the 1st mode, a spin I is used pr ferably. A spinel can grow up the nitride semiconductor of single composition by the thick film 20 micrometers or mor as compared with other materials. And if the field (111) of a spinel is made into the growth side of a nitride s miconductor, a crystalline good nitride semiconductor can grow by the thick film. In addition, crystalline right and wrong can b judged by measuring the half-value width of 2 crystallization X-ray rocking curve, and if the crystal for 100 or less s conds is most preferably obtained for the half-value width 150 or less seconds still more preferably 200 or less seconds, it can b judged that the nitride semiconducting crystal has few cracks, and the uniform field is acquired. There are few lattic constant differences with a nitride semiconductor (9%), and a spinel has few coefficient-of-thermal-expansion differences, and since the crystal is soft, even if it grows up the nitride semiconductor of a thick film as compared with the substrate into which the nitride semiconductor of further others is grown up, it has the feature that a crack cannot ent r easily. For example, when GaN is grown up to be substrates, such as sapphire and SiC, by thickness 10 micrometers or mor, there is an inclination for a crack to tend to enter.

[0016] Next, a buffer layer 11 is grown up in contact with this substrate 10. A buffer layer 11 grows up nitride semiconductors, such as AIN, AIGAN, GaN, and InGaN, at 200 degrees C – 900 degrees C low temperature. A buffer lay r 11 has the operation which eases the grid mismatching of a substrate 10 and the nitride semiconductor grown up into the d gree of a buffer layer. In addition, since a nitride semiconductor has the property which shows n type in the state of a non dop (an impurity is not doped) by the own lattice defect of a semiconductor, a buffer layer 11 usually shows n type conductivity.

[0017] As furthermore shown in (b), a buffer layer 11 is touched and n type layer 1 is grown up by thickness 20 micrometers or more. In type layer 1 is grown up at an elevated temperature rather than a buffer layer. It is desirable for th composition to set n type layer 1 to GaN, when 20 micrometers or more grow by single composition. It is easy to grow up GaN rather than the nitride semiconductor containing In or aluminum, and a crystalline good thing is obtained most. Mor ov r, n type layer 1 can carry out the laminating of two or more n type layers, and can also set them to 20 microm ters or more. For example, the laminating of the n type layer of a thin film can also be carried out to condition of growing up 5 micrometers of GaN(s) on a buffer layer 11, InGaN growing up further 0.1 micrometers of 5 micrometers of GaN(s), repeating it on it, and making it thickness 20 micrometers or more. Thus, if a substrate 10 is a spinel when growing up the nitride semiconductor of a thin film, n type layer into which a crack cannot go easily can be grown up. In addition, it is d sirable for a nitride semiconductor to dope donor impurities, such as Si, germanium, and Sn, preferably, although a n n dop also becomes n type as mentioned above, and to grow up n type layer which adjusted carrier concentration. In addition, 20 micromet rs or mor of 50 microm t rs or more of thickness of n typ layer 1 ar most preferably grown up by thickness 100 microm ters or mor still mor pr ferably. It is becaus a waf r will become asy to break and it will b hard coming to produc the chip f an exact configuration, when a substrate is removed later, if f were than 20 micrometers. Although sp cially th upp r limit of thickness is not sp cified, it is usually adjusted to 1mm or I ss. [0018] When doping a donor impurity and adjusting carrier concentration, as fir the carrier concentration of n type layer 1, it is desirable to enlarge carrier concentration of the side close to the buffer lay reflered to make small carrier conc ntrati n of the sid close to the barrier layer 2 grown up intended a degree on the other hand. Thus, if carrier concentration f the side clos to p typ layer is mad small and n ar carri r conc ntration of the r c ding on is enlarged,

a substrate 10 will b deleted b hind, the carri r injecti n effici ncy at the time of f rming n electrode in n typ

sid will improv, and a radiant pow routput will improv.

[0019] Next, as shown in (c), a barrier lay r 2 is grown up in contact with n typ lay r 1. n typ , i typ , or p typ is suffici nt as the conductivity typ of th barri r layer 2 formed in contact with n typ lay r. A barri r lay r 2 has the d sirabl will layer which constitut sis that the well lay riwhich consists of a nitride simiconductor containing in may be includ d, and consists of InGaN of mixed crystal pr f rably. Sinc the object with sufficient crystallinity of 4 yuan of 3 yuan is obtained compar d with the thing of mixed crystal, the radiant power output of InGaN of mixed crystal improves. When producing a Light Emitting Diod el ment, a barri r layer is tak n as the single quantum w II structure (SQW:Singl quantum-w II) which consists of a singl well layer. Mor ov r, in producing LD el ment, it considers as the multiplex quantum well structur (MQW:Multi-quantum-w II) which carri d out the laminating of the w II layer which consists a barrier layer of InGaN, and the barri r layer which consists of a nitride semiconductor with larger band GYABBU than a well lay r. a barrier layer — the same — InX'Ga1-X'N (0 <=X'<1, X' <X) of 3 yuan mixed crystal — desirable — well + obstruction + well + ... a laminating is carried out and MQW is constituted so that it may become a 10 obstruction + well (th r verse - even when - good) Thus, if a barrier layer is set to MQW which carried out the laminating of the InGaN, high power LD for about 365nm - 660nm is realizable by luminescence between quantum level. Furthermore, when the laminating of the barrier layer which consists of InGaN on a well layer is carried out, the barrier layer which consists of InGaN has a soft crystal compared with AIGaN. Therefore, since thickness of AIGaN of a clad layer can be thickened, las r oscillation is realizable. Furthermore, InGaN differs in crystal-growth temperature from AIGaN. For example, in the MOVPE m thod, AIGaN grows up InGaN at temperature higher than 900 degrees C to making it grow up at 600 degrees C - 800 d grees C. Therefore, if it is going to grow up the barrier layer which consists of AIGaN after growing up the well layer which consists of InGaN, it is necessary to raise growth temperature. If growth temperature is raised, since the InGaN well layer grown up previously will decompose, it is difficult to obtain a crystalline good well layer. Furthermore, if there is no thickn ss of a well layer and the dozens of A well layer of a thin film decomposes it, it will become difficult to produce MQW. If a barrier layer is also set to InGaN to it, a well layer and a barrier layer can grow at the same temperature. Th refore, since the well layer formed previously does not decompose, crystalline good MQW can be formed. Although this shows the most desirable mode of MQW, what composition is sufficient, as long as it makes InGaN for a well layer and mak s bandgap energy of a barrier layer others for a barrier layer like GaN and AIGaN more greatly than a well layer. In which can do the barrier layer of InGaN multiplex quantum well structure or single quantum well structure with the composition ununiformity of an InGaN well layer — an exciton carries out localization to a rich energy potential well lay r, and the localization exciton is formed A radiant power output improves by this localization exciton luminescence. That is, when such single thickness carries out the laminating of the thin film which is dozens of A, a well layer and a barrier lay  $\,$  r do not grow by uniform thickness, but the irregular layer is in the state where it overlapped several times over. If doubl h tero structure which sandwiches an irregular barrier layer in a clad layer with a larger band gap than a barrier layer is realized, the electron and hole which were poured into the barrier layer will come to be confined also in a crevice, and will confined in both directions in every direction with lengthwise [ of a clad layer ]. For this reason, it comes to be shut up by the quantum box with which a carrier consists of InGaN which is three dimensions with an about 10-70A irregularity diff rence, or the quantum disk, and the quantum effect different from the conventional quantum well structure appears. [0020] Next, as shown in drawing 1 (c), the nitride semiconductor layers 3 and 4 (the nitride semiconductor layer containing acc ptor impurity is hereafter called p type layer.) containing acceptor impurity are grown up on a barrier layer 2. Sinc the easi st Light Emitting Diode structure is shown, although p type layer consists of a p type clad layer 3 and a p type contact layer 4 in this drawing, p type layer which has composition different if needed can anywhere newly be inserted besides th se p type layers, if it is on a barrier layer. in addition, the thing for which these p type layers perform annealing aft r growth — further — low — p type layer [ \*\*\*\* ] is realizable

[0021] In type layer 1 is grown up by thickness 20 micrometers or more on a substrate 10 as mentioned above, and p type layer 3 and 4 are grown up at least on the n type layer 1. In addition, even if it may grow up a buffer layer 11 between n type layer 1 and a substrate 10 and grows up a barrier layer 2 between n type layer 1 and p type layer 3, n type layer (for example, n type clad layer) which is within the limits of this invention, and consists of other composition between n type layer 1 and a barrier layer 2 can also be grown up.

[0022] Next, after growing up the element structure which consists of a nitride semiconductor, a wafer is picked out from a r action container, and a substrate 10 is removed as shown in <u>drawing 1</u> (d). There are meanses, such as polish and etching, in removing a substrate 10. If it is polish, polishing will be performed after wrapping using SiC powder and diamond powder. If it is chemical etching, it is removable by dissolving a substrate side with the mixed acid of a sulfuric-acid + phosphoric acid, and a sulfuric-acid + hydrogen peroxide. In addition, the buffer layer 11 is removed in <u>drawing 1</u>, and a buff r layer 11 is very a film, and with technology, such as etching and polish, since a substrate is not necessarily remov d by flat-surface homogeneity in the precision of dozens of A, nature and a buffer layer 11 are also removed. Thus, the front face of n type layer 1 which consists of a nitride semiconductor, and the front face of p type layer 4 can produce the waf r exposed up and down.

[0023] Drawing 1 (e) shows the nitride semiconductor chip structure started in the shape of a chip from the wafer of (d). The new ctrode 20 is formed in the front face of n type layer 1 equivalent to a base, and the electrode which consists of the pelectrode 21 and the pad electrode 22 of a translucency is formed in p type contact layer 4 of the best layer. The pelectrode 21 is a metal electrode of a translucency, for example, it has obtained p type contact layer 4 and desirable hmic contact while being formed by thickness 0.1 micrometers or less, the hydrogen which the pelectrode 21 of a translucency can observe luminescence of a barrier lay r 2 from p type layer side, and is contained in p type layer [\*\*\*\*] Since the time of annealing—penetrating—low—it has contributed the realization of p type layer [\*\*\*\*] Since the translucency lectrode 21 will be measy the seminary peleling of the padient ctrode 22 is carried out to the pelectrode 21 of a translucency, while preventing peeling of the pelectrode 21, the wir—bonding position is clarified again. Moreover, if a padient ctrode is in pelectrode 21 of a translucency, while preventing peeling of the pelectrode 21, the wir—bonding will be measy, and the lement yield will improve.

[0024] A differ nt place fr m the t chnology in which the 1st mode of this invention manufactures the substrate of the conventional GaN is I cate d in the place which forms to a barrier layer and p type layer, produces the structure of the

I m nt its If after growing up n type lay r, and r mov s a substrat after that. Thus, th mass-production nature of an elem nt becomes good by making to lement structur, without taking out the nitrid semiconductor grown up at once from a reaction c ntainer. Mor over, in rd r not to take out a substrate from a r action contain r until I m nt structur is don , oxidization of the substrat of the nitrid semiconductor growth sid by touching air and transformation can b pr vent d.

[0025] Drawing 2 (f) - (j) is the type section view showing the partial structure of the wafer obtained in each process of the 2nd mod of this inv ntion. Th 2nd mode of this inv ntion is xplain d based on these drawings.

[0026] The substrate 10 shown in drawing 2 (f) consists of a spinel. In the 2nd mode, a substrat n eds to be a spin l. B caus, unlik the 1st mode, since the 2nd mode grows up n type layer on a substrate 10, it removes a substrate. Th refore, in cas the dir ction into which n typ lay r of singl composition is grown up by the thick film moves n typ lay r in a reaction container again and performs a crystal growth at the elevated temperature of 1000 degrees C or more, it is d sirable in order to prevent physical deformation like the curvature of the crystal injury on the crack of n type layer, a chip, etc., and n type layer. In order to grow up n type layer of single composition by the thick film, what a spinel substrate is the easiest to grow up is as the 1st mode having described.

[0027] A buffer layer 11 is grown up in contact with this spinel substrate 10. Especially the buffer layer 11 does not replace the 1st mode.

[0028] Next, in contact with this buffer layer 11, n type layer 1 is grown up by thickness 20 micrometers or more. As for this n type layer 1, in the 2nd mode, it is desirable single nitride semiconductor composition and to make it grow up by thickness 20 micrometers or more by GaN preferably. Furthermore, it is preferably desirable [ the thickness of n type lay r ] in the 2nd mode to make it grow up by thickness 120 micrometers or more most preferably 100 micrometers or more still more preferably 50 micrometers or more. This removes a substrate 10 after n type layer 1 growth, produces independent n type layer used as a new substrate, and performs a crystal growth at an elevated temperature on this n typ layer further. Since it will be divided during growth or will curve if n type layer used as a substrate is thin, there is a possibility that the laminating of the nitride semiconductor layer of uniform thickness cannot be carried out. Therefor, as for n type layer 1, in the 2nd mode, it is desirable to make it grow up more thickly than the 1st mode.

[0029] Moreover, the 2nd mode as well as the 1st mode dopes donor impurities, such as Si, germanium, and Sn, in n typ lay r 1. When it is desirable to grow up n type layer which adjusted carrier concentration, it dopes a donor impurity and carri r concentration is adjusted. As for the carrier concentration of n type layer 1, it is desirable to enlarge carrier concentration of the side close to the buffer layer 11, and to make small carrier concentration of the side which is separat d from a buffer layer 11.

[0030] Next, a wafer is picked out from a reaction container after n type layer 1 growth, and meanses, such as polish and etching, remove a substrate 10, as shown in drawing 2 (h). By removing a substrate, the wafer which consists of an n typ lay r 1 which the 1st principal plane and 2nd principal plane exposed is producible. Moreover, drawing 2 (h) of this cause is the sam as that of the 1st mode, although the buffer layer 11 is removed similarly.

[0031] Furthermore, in the 2nd mode, it is desirable after substrate 10 removal to make into the shape of a mirror plan th front fac of n type layer 1 into which it is going to grow up the nitride semiconductor layer which has other conductivity typ s. Although there are polish besides chemical etching and a physical etching means like dry etching in order to consider as the shape of a mirror plane, like a sulfuric-acid + phosphoric acid, and since danger is also high, polish is the most d sirabl [a solvent]. [the solvent which can etch a nitride semiconductor] Thus, by making one field of the n type lay rs 1 into the shape of a mirror plane, the nitride semiconductor to which the field direction was equal can be grown up. [0032] Next, as shown in drawing 2 (i), the laminating of a barrier layer 2, p type clad layer 3, and the p type contact lay r 4 is carried out to order on the front face of n type layer 1. The same thing as the barrier layer stated in the 1st mode of a barrier layer 2 is the most desirable. Moreover, you may grow up other layers which consist of an n type nitride semiconductor which has different composition from n type layer 1 between a barrier layer 2 and n type layer 1. It is the sam as the 1st mode also about p type clad layer 3 and p type contact layer 4, and if needed, as long as it is on a barrier lay r, you may insert in a layer of what p type layer which has different composition.

[0033] Although the nitride semiconductor chip structure started in the shape of a chip from the wafer of (i) is not shown and esp cially the operation effect of the translucency electrode 21 and the pad electrode 22 does not differ from the 1st mod , th point that this chip differs from the chip of drawing 1 (e) has drawing 2 (h) in the place which is \*\*\*\*\*\*\*\*\*ing n typ lay r 1 under a barrier layer 2. That is, between the etching slot which was made to expose n type layer which made the letter of a chip. This operation is as follows. According to this invention, since a substrate serves as a nitride semiconductor, the cleavage of the nitride semiconductor can be carried out. However, the nitride semiconductor is difficult for making all into the rectangular letter of a chip by the cleavage because of the crystal form called hexagonal system. Therefor, one of fields cannot but take cutting means, such as dicing. Since a nitride semiconductor has the very hard property of a crystal, if a dicing end face is missing when dicing is carried out, and it becomes easy to generate a crack to. and such a crystal defect occurs especially in the end face of a barrier layer, the reliability of the element itself will fall. Therefor, since the edge of a blade at the time of dicing can be prevented from touching a barrier-layer end face by \*\*\*\*\*\*\*\*ing to n type layer below a barrier layer, the reliability of an element improves. This configuration of (j) is applicabl similarly in the 1st mode. [0034]

[Example] Although how to grow up a nitrid semiconductor by the MOCVD method is d scribed h r after, the m thod of this inv ntion is applicable to all the methods by which the conventional proposal is made in order to grow up nitrid s miconductors, such as not only MOCVD but MBE, HDVPE, etc. Moreov r, about lement structure, only the typical Light Emitting Diode lement and LD elem nt ar d scrib d, and structur is not limited to this exampl, ither. [0035] [Example 1] (th 1st mode)

It carri s out based on drawing 1, and the 1st mod of this invintion is explain d. (111) Passing hydrogen, after setting the spinel substrat 10 (MgAl 2O4) which makes a filld a growth sid in a raction contain rand r placing the inside of a reaction contain r enough fr m hydrogen, rais the temp ratur of a substrate t 1050 degre s C, and cl an a substrate.

[0036] Th n, t mp ratur is lowered to 510 degr es C, hydrog n is us d for carrier gas, ammonia and TMG (trimethylgallium) ar used for material gas, and the buffer lay r 11 which consists of GaN on a spinel substrate is grown up by about 200A thickn ss. AlN, GaN, AlGaN, etc. ar 900 d gre s C or I ss in temp ratur, and can form a buffer layer by the 10A – hundr ds of A thickness number. It is also possible to omit depending on the growth method of a nitrid s miconductor, although it is formed in order that this buffer lay remay eas the lattic constant injustice of a substrate and a nitrid semiconductor.

[0037] Only TMG is stopp d after buff r-lay r 11 growth, and t mperatur is raised to 1030 d grees C. If it becom s 1030 d grees C, similarly, TMG and ammonia gas will b us d for material gas, silane gas will b used for dopant gas, and as shown in drawing 1 (b), an Si dope n typ GaN layer will be grown up by 100-microm t r thickn ss as an n typ contact lay r 1. n typ contact lay r 1 makes the following 50 micromet rs n- of low carrier concentration for 50 microm ters of the biginning as n+ of high carrier concentration. By being able to constitute n type contact layer from InXAlYGa1-X-YN (0 <=X, 0<=Y, X+Y<=1), and constituting from GaN, InGaN, and GaN that doped Si also in it especially, n type layer with high carrier concentration is obtained, and a negative electrode and desirable ohmic contact are obtained. OMIKKU with a metal or alloys desirable as a material of a negative electrode, such as aluminum, Ti, W, Cu, Zn, Sn, and In, is obtained. [0038] N xt, TMG, TMI, and ammonia are used for material gas, temperature is held at 800 degrees C, and the barrier layer 2 which consists of single quantum well structure (SQW) which consists of non dope In0.2Ga0.8N is grown up by 30A thickness. If it is the single quantum well structure or multiplex quantum well structure containing the well layer which consists a barrier layer 2 of InGaN, the high power light emitting device for about 365nm – 660nm is realizable by luminesc nce between quantum level. It is desirable to adjust a well layer to 70A or less, and to adjust a barrier layer to the thickness of 150A or less with multiplex quantum well structure. It is desirable to adjust to thickness 70A or less with single quantum well structure on the other hand.

[0039] Next, temperature is raised at 1050 degrees C and p type clad layer 3 which consists of Mg dope p type aluminum0.2Ga0.8N is grown up by 0.5-micrometer thickness. As for the p type clad layer grown up in contact with a barrier layer, it is desirable the nitride semiconductor containing aluminum and to grow up AlGaN preferably. Although a p type crystal is obtained by being able to mention II group elements, such as Mg, Zn, and Cd, as acceptor impurity for making it p type, and doping such acceptor impurity during nitride semiconductor growth, annealing of the crystal which doped the acceptor impurity after growth preferably is carried out, and still more desirable p type is obtained by removing the hydrog in combined with acceptor impurity out of a crystal.

[0040] N xt, p type contact layer 4 which consists of Mg dope p type GaN at 1050 degrees C is grown up by 0.5-microm ter thickness. The cross section after growth is <u>drawing 1</u> (c). p type contact layer 4 can be constituted from p type InXAlYGa1-X-YN (0 <=X, 0<=Y, X+Y<=1), especially if InGaN, GaN, and p type GaN that doped Mg also in it, p type lay r with the highest carrier concentration will be obtained, and a positive electrode and good ohmic contact will be obtained. OMIKKU is easy to obtain a metal or alloys with a comparatively high work function, such as nickel, Pd, Ir, Rh, Pt, Ag, and Au, as a material of a positive electrode.

[0041] A wafer is picked out from a reaction container after a reaction end, the spinel substrate 10 of the side into which the nitride semiconductor is not grown up using a grinder is wrapped, and as shown in <u>drawing 1</u> (d), the spinel substrate 10 and a buffer layer 11 are removed. After buffer-layer removal, n type contact layer 1 by the side of a buffer layer is polished further, and it considers as the shape of a mirror plane.

[0042] Next, the wrapped wafer is transported to annealing equipment, and 1000-degree C annealing is performed in ammonia atmosphere. This annealing has the operation which prepares the crystallinity of the whole crystal by carrying out below 300 degrees C or more and 1200 degrees C, and carrying out in atmosphere including sources of N, such as ammonia and nitrogen.

[0043] After annealing and in annealing equipment, it is among the atmosphere which does not contain H (nitrogen-gas-atmosphere mind), annealing is shortly, performed at 700 degrees C, and p type layer is further formed into low resistanc. By carrying out in the atmosphere which does not usually contain H above 400 degrees C, this annealing removes the hydrogen combined with acceptor impurity out of a crystal, and has the operation which forms p type layer into low r sistanc further.

[0044] After annealing, mostly, the n electrode 20 of the front face of n type contact layer 1 which polished which contains Ti and aluminum on the whole surface is formed by 2-micrometer thickness, and, on the other hand, the p electrode 21 of the translucency of p type contact layer 4 which contains nickel and Au on the whole surface is formed by 100A thickness. In ord r to obtain desirable ohmic contact on the front face of p type contact layer 4, as for electrode thickness, it is desirable to make it 1000A or less and to make it a translucency. That is because hydrogen secedes from p type layer through a translucency electrode and low-resists p type layer further at the time of electrode annealing. Next, focusing on the simultaneously of the p electrode 20, the pad electrode 22 of 2 micrometers of thickness is formed.

[0045] The cleavage of the nitride semiconductor wafer is carried out after the above process end using the cleavage nature of n type contact layer 1, and it considers as the Light Emitting Diode element of 250-micrometer angle. This Light Emitting Diode element has n electrode and p electrode which counter up and down, and is a forward current. (If) In 20mA, forward voltage (Vf)3.5V, 5mW of radiant power outputs, and the outstanding property were shown.

[0046] In the [example 2] example 1, the buffer layer which a sapphire (0001) side is used for a substrate, and also consists of GaN on silicon on sapphire like an example 1 is formed by 200A thickness.

[0047] Next, 5 microm ters of Si dope n typ GaN layers ar grown up on this buffer layer. Next, temperatur is mad into 800 d gr s C and 500A Si dope n mold In0.1Ga0.9N lay r is grown up on an Si dop n type GaN lay r. Next, similarly 5 microm t rs of Si dop n typ GaN(s) are grown up, and 500A of Si dop n typ In0.1Ga0.9Ns is gr wn up further. This op ration is rep ated 16 times and n typ c ntact layer of th 60.6 micr m t rs f th total thickness is grown up. It is a forward curr nt wh n th Light Emitting Diode el m nt was produc d lik th xampl 1 aft r this. (If) In 20mA, th y w r forward voltage (Vf)4V and 2mW of radiant pow r outputs.

[0048] [Exampl 3] (th 2nd mode)

It carries out based on drawing 2, and the 2nd mode of this invention is explained. The spinel substrate 10 (MgAI 2O4) which makes a field (111) a great with side is clean delike an example 1, the buffer layer 11 which consists of GaN on the

spin I substrat 10 is grown up by 200A thickness, and an Si dope n typ GaN lay r is grown up by 100-microm t r thickness as an n typ contact layer 1 equipp d with n+ and n-layer on this buff r layer. Drawing 2 (g) [0049] A waf r is picked out fr m a r action container aft r growth, and the spinel substrat 10 of the side into which the nitride semiconductor is not grown up using a grind r is wrapp d, and as shown in drawing 2 (h), the spin I substrat 10 and a buff r layer 11 ar removed, and it considers as n typ contact layer 1 wafer. Furthermor, n typ contact layer side by the side of low carrier concentration (n-) is polish d, and it considers as the shape of a mirror plan.

[0050] n type contact layer substrat is transport d to a r action contain r aft r polishing, and 1000-degre C annealing is p rformed in ammonia atmosphere. In addition, n type contact lay r side by the side of the low carrier concentration mad into the shape of a mirror plan is mad into the growth side of a nitride semiconductor.

[0051] N xt, th barrier lay r 2 of SQW structur is grown up into the front factor of n type contact layer 1 which polished like the xample 1 by 30A thickness, p type clad layer 3 which consists of Mg dope p type aluminum0.2Ga0.8N on the barrier layer is grown up by 0.5-micrometer thickness, and p type contact layer 4 which consists of Mg dope p type GaN is grown up by 0.5-micrometer thickness. The cross section after growth is drawing 2 (i). Moreover, before growing up a barrier layer 2, the buffer layer which becomes the front face of n type contact layer 1 from GaN, InGaN, and AlGaN can also b grown up.

[0052] Annealing is performed at 700 degrees C among the atmosphere, for example, atmosphere, such as nitrogen and Ar, which does not contain H after a reaction end and in a reaction container, and p type layer is further formed into low resistance.

[0053] A wafer is picked out from a reaction container after annealing, RIE (reactive ion etching) etching is performed in a grid pattern by width of face of 10 micrometers from p type contact layer 4 side, and as shown in <u>drawing 2</u> (h), the flat surface of n type contact layer is exposed.

[0054] Next, like an example 1, the n electrode 20 of the front face of n type contact layer 1 into which the nitride semiconductor is not grown up which contains Ti and aluminum on the whole surface is formed by 2-micrometer thickn ss, the pletrode 21 of the translucency of ptype contact layer 4 which contains nickel and Au on the whole surface is formed by 100A thickness, and, on the other hand, the pad electrode 22 of 2 micrometers of thickness is mostly formed in the center of a simultaneously of the pelectrode 20.

[0055] A nitride semiconductor wafer is cut after the above process end using a dicer between an etching slot and an tching slot, and it considers as the light emitting device of 350-micrometer angle. This light emitting device also has n electrod and p electrode which counter up and down, and showed Vf3.5V, 5mW of radiant power outputs, and the outstanding property in If20mA.

[0056] [Example 4] <u>drawing 3</u> is the typical cross section showing the structure of the laser element obtained by the method of this invention, and shows drawing at the time of specifically cutting an element in a direction perpendicular to the resonance direction of a laser beam. Hereafter, how to manufacture LD by the method of this invention based on <u>drawing 3</u> is described.

[0057] In an example 3, the spinel substrate 10 and a buffer layer 11 are removed, after installing n type contact layer 1 wafer which consists of an Si dope GaN of 100 micrometers of thickness which polished the growth side in a reaction container, temperature is made into 800 degrees C, silane gas is used for TMG, TMI (trimethylindium), ammonia, and impurity gas at material gas, and the crack prevention layer 101 which consists of Si dope In0.1Ga0.9N is grown up by 500A thickness. The n type nitride semiconductor containing In, and by making it grow up by InGaN preferably, it becomes possible to grow up 1st n type nitride semiconductor layer 102 containing aluminum grown up into a degree of this crack prevention layer 101 by the thick film, and it is very desirable. In the case of LD, it is necessary to grow up an optical confinement layer and the becoming layer by thickness 0.1 micrometers or more preferably. Although element production was difficult in the former since the crack went into AlGaN grown up later when AlGaN of a thick film was directly grown up on GaN and the AlGaN layer, it can prevent that a crack goes into 1st n type nitride semiconductor layer 102 in which this crack prevention layer 101 contains aluminum grown up into a degree. In addition, as for this crack prevention layer, it is desirable to make it grow up by thickness (100A or more and 0.5 micrometers or less). If thinner than 100A, it will be hard to act as crack prevention as mentioned above, and when thicker than 0.5 micrometers, it is in the inclination for the crystal itself to be discolored in black. In addition, this crack prevention layer 101 is also omissible depending on the conditions of the growth method, growth equipment, etc.

[0058] Next, temperature is made into 1030 degrees C, TMA (trimethylaluminum), TMG, NH3, and SiH4 are used for material gas, and 1st n type nitride semiconductor layer 102 which consists of Si dope n type aluminum0.2Ga0.8N is grown up by 0.5-micrometer thickness. As for this 1st n type nitride semiconductor layer 102, it is desirable the nitride semiconductor which acts as a carrier confining layer and an optical confinement layer, and contains aluminum as mention d above, and to grow up AlGaN preferably, and it can form a crystalline good carrier confining layer by growing up still mor preferably 100A or more 2 micrometers or less by 500A or more and 1 micrometer or less.

[0059] Temperature is lowered to 800 degrees C and 2nd n type nitride semiconductor layer 103 which consists of Si dope n typ GaN is grown up by 0.2-micrometer thickness. As for this 2nd n type nitride semiconductor layer, it is desirable to act as a light-guide layer and to grow up GaN and InGaN, and it is usually desirable to make it grow up by 200A - 1 microm ter thickness still more preferably 100A - 5 micrometers.

[0060] Next, the barrier layer into which TMG, TMI, and ammonia are used for material gas, and a barrier layer 2 is grown up holds temp rature at 800 d gre s C, and grows up th well layer which consists f non dop In0.2Ga0.8N first by 25A thickness. Next, th barrier layer which consists of non dop In0.01Ga0.95N at th same temp rature only by changing th mol ratio of TMI is grown up by 50A thickness. This op ration is r peat d twice and th barrier layer 2 of the multipl x quantum well structur which carried out th laminating of the well lay r to th last is gr wn up.

[0061] N xt, t mperature is rais d to 1050 d gre s C and 1st p type nitrid semiconductor layer 104 which bandgap en rgy becom s from a barrier layer from larg Mg dop p typ aluminum0.1Ga0.9N is gr wn up by 300A thickn ss using TMG, TMA, NH3, and Cp2Mg (magnesium cyclop ntadi nyl). Although this 1st p type nitrid s miconduct r layer 104 is g od also as an i typ with which n typ impurity was dop d and th carri r was comp nsated sinc thickness was thin alth ugh c nsider d as p type in this example, let it b p typ m st pr ferably. 0.1 micr m ters or l ss f 500A or l ss of thickness

of 1st p typ nitrid s miconductor lay r 104 ar most pr ferably adjust d to 300A or I ss still mor pref rably. Wh n it is mad to grow up by thickn ss thick r than 0.1 microm ters, it is the shell a crack becom s easy to enter int the 1st nitride s miconductor layer, and a crystallin good nitride semiconductor lay r cannot grow up to be asily. It b com s impossibl mor ov r, for a carrier to pass this n rgy barrier by th tunnel effect. Mor over, if AlGaN with th larg r composition ratio of aluminum forms thinly, it will b come easy to oscillat LD elem nt. For xampl , if Y valu s ar 0.2 or more AlYGa1-YN(s), adjusting to 500A or less is desirabl . Although specially the minimum of the thickness of th 1st nitride semiconductor layer 104 does not limit, it is desirable to form by thickness 10A or mor .

[0062] Then, 2nd p typ nitrid semiconductor lay r 105 which bandgap n rgy bec mes from Mg dop p type GaN small r than 1st p typ nitrid semiconductor lay r 104 at 1050 degrees C is grown up by 0.2-microm ter thickn ss. As for this layer, it is desirable to act as a light-guid layer and to mak it grow up by GaN and InGaN as well as 2nd n typ nitride s miconductor 103. Moreover, this layer acts as a desirable light-guide layer by acting also as a buffer layer at the time of growing up 3rd p type nitride semiconductor layer 106, and growing up 100A - 5 micrometers by 200A - 1 micrometer thickn ss still more preferably.

[0063] Then, 3rd p type nitride semiconductor layer 106 which bandgap energy becomes from larger Mg dope p type aluminum0.2Ga0.8N than the 2nd nitride semiconductor layer 105 at 1050 degrees C is grown up by 0.5-micrometer thickn ss. As well as 1st n type nitride semiconductor layer 102, as for this layer, it is desirable the nitride semiconductor which acts as a carrier confining layer and an optical confinement layer, and contains aluminum, and to grow up AlGaN pr ferably, and it can form a crystalline good carrier confining layer by growing up still more preferably 100A or more 2 micrometers or less by 500A or more and 1 micrometer or less.

[0064] In the case of the barrier layer which has the well layer which consists of InGaN like this example, the barrier lay r is touched. 1st p type nitride semiconductor layer 104 containing aluminum of 0.1 micrometers or less of thickness is formed. 2nd p type nitride semiconductor layer 105 with BADDO gap energy smaller than 1st p type nitride semiconductor lay r is formed in the position which is distant from a barrier layer from the p type nitride semiconductor layer. It is very mor d sirable than the 2nd p type nitride semiconductor layer 105 to form 3rd p type nitride semiconductor layer 106 which consists of a nitride semiconductor containing aluminum with a larger band gap than 2nd p type nitride semiconductor lay r in the position distant from the barrier layer. And since the thickness of this 1st p type nitride semiconductor layer 104 is thinly set up with 0.1 micrometers or less, the electron hole which did not act as barrier of a carrier and was poured in from p layers can pass through 1st p type nitride semiconductor layer by the tunnel effect, and recombines efficiently by the barrier layer, and the output of LD improves. That is, since a carrier does not overflow a barrier layer but it is prevented in 1st p type nitride semiconductor layer 104 whether the temperature of a semiconductor device rises since the poured-in carrier has the large bandgap energy of 1st p type nitride semiconductor layer 104, or inrush current density increases or, a carrier accumulates in a barrier layer and becomes possible [ emitting light efficiently ]. Therefore, since it is rare for luminous efficiency to fall even if a semiconductor device carries out a temperature rise, low LD of a threshold current is r alizabl .

[0065] Finally, p type contact layer 4 which consists of Mg dope p type GaN at 1050 degrees C on 3rd p type nitride s miconductor layer 106 is grown up by 0.5-micrometer thickness.

[0066] After a reaction end, temperature is lowered to a room temperature, a wafer is picked out from a reaction container, annealing of a wafer is performed at 700 degrees C, and p type layer is further formed into low resistance.

[0068] N xt, the cleavage of the wafer is carried out to the shape of a bar in a direction perpendicular to a stripe-like electrode, and a resonator is produced to a cleavage plane. Since a substrate is GaN, a resonator is easily producible using the cleavage nature of GaN. In this case, a cleavage plane is [External Character 1] of a nitride semiconductor.

[Eff ct of the Invention] Sinc the lement which used the gallium—nitrid system compound a miconductor as the substration can be manufactured according to the method of this invention as explained above, wen if it does not consider as the structure which took out two kinds of electrodes from the same field side like before, it can consider as the electrodestructure which countered in the vertical direction, since a chip size can furthermore also be made small and the number of chip \*\* persons from the wafer of singles are a increased, since the fallent Moreover, since GaN is a substrate, in the device which needs the resonance side near a mirror plane like LD, a resonance side can be assily produced by the cleavage of GaN, and the utility value in the industry is very large.

#### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This docum nt has be n translated by comput r. So the translation may not r flect the original precisely.
- 2.\*\*\*\* shows the word which can not be translat d.
- 3.In th drawings, any words are not translated.

#### **DESCRIPTION OF DRAWINGS**

[Bri f Description of the Drawings]

<u>[Drawing 1]</u> The type section view showing the structure of the wafer for explaining each process of the 1st mode of this invintion.

[Drawing 2] The type section view showing the structure of the wafer for explaining each process of the 2nd mode of this invention.

[Drawing 3] The type section view showing the structure of the laser element obtained by the method of this invention.

[D scription of Notations]

- 1 ... n type contact layer
- 2 ... Barrier layer
- 3 ... p type clad layer
- 4 ... p type contact layer
- 10 ... Substrate
- 11 ... Buffer layer
- 20 ... n lectrode
- 21 ... p lectrode
- 22 ... Pad electrode

[Translation done.]

### (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平10-117016

(43)公開日 平成10年(1998)5月6日

(51) Int. Cl. 6
H 0 1 L

蛛叫記早

FΙ

HO1L 33/00

С

H01S 3/18

33/00

HO1S 3/18

審査請求 未請求 請求項の数7

OL

(全10頁)

(21)出願番号

特願平8-270375

(22)出顧日

平成8年(1996)10月14日

(71)出願人 000226057

日亜化学工業株式会社

徳島県阿南市上中町岡491番地100

(72) 発明者 中村 修二

徳島県阿南市上中町岡491番地100 日亜化

学工業株式会社内

(72)発明者 岩佐 成人

徳島県阿南市上中町岡491番地100 日亜化


学工業株式会社内

## (54) 【発明の名称】 窒化物半導体素子の製造方法

#### (57)【要約】

【目的】 窒化物半導体よりなるデバイス素子を製造するにあたり、基板に窒化物半導体を用いた素子を実現できる製造方法を提供する。

【構成】 基板上部にn型窒化物半導体層を20μm以上の膜厚で成長させる工程と、該n型窒化物半導体層上部に少なくとも、アクセプター不純物を含む窒化物半導体層を成長させる工程と、アクセプター不純物を含む窒化物半導体層成長後に基板を除去する工程とを備えるか、若しくはスピネル基板上部にn型窒化物半導体層を20μm以上の膜厚で成長させる工程と、n型窒化物半導体層成長後に基板を除去する工程と、基板除去後のn型窒化物半導体層上部に少なくとも、アクセプター不純物を含む窒化物半導体層を成長させる工程を備える。



#### 【特許請求の範囲】

【請求項1】 基板上部にn型窒化物半導体層を20μm以上の膜厚で成長させる工程と、該n型窒化物半導体層上部に少なくとも、アクセプター不純物を含む窒化物半導体層を成長させる工程と、アクセプター不純物を含む窒化物半導体層成長後に基板を除去する工程とを備えることを特徴とする窒化物半導体素子の製造方法。

【請求項2】 前記基板がスピネルよりなることを特徴とする請求項1に記載の窒化物半導体素子の製造方法。

【請求項3】 前記アクセプター不純物を含む窒化物半 10 導体層成長後、窒素源を含む雰囲気中でアニーリング し、その後水素源を含まない雰囲気中でアニーリングする工程を含むことを特徴とする請求項1または2に記載の窒化物半導体素子の製造方法。

【請求項4】 スピネル基板上部にn型窒化物半導体層を20μm以上の膜厚で成長させる工程と、n型窒化物半導体層成長後に基板を除去する工程と、基板除去後のn型窒化物半導体層上部に少なくとも、アクセプター不純物を含む窒化物半導体層を成長させる工程を備えることを特徴とする窒化物半導体素子の製造方法。

【請求項5】 前記n型窒化物半導体層成長後、そのn型窒化物半導体層の表面を鏡面状とすることを特徴とする請求項4に記載の窒化物半導体の製造方法。

【請求項6】 前記基板除去後、n型窒化物半導体を窒素源を含む雰囲気中でアニーリングする工程と、その後アクセプター不純物を含む窒化物半導体層成長後、水素源を含まない雰囲気中でアニーリングする工程とを備えることを特徴とする請求項4または5に記載の窒化物半導体素子の製造方法。

【請求項7】 前記n型窒化物半導体層はp型窒化物半 30 導体層に接近した側のキャリア濃度を小さくして、p型窒化物半導体から離れた側のキャリア濃度を大きくすることを特徴とする請求項1乃至7の内のいずれか1項に記載の窒化物半導体の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明はLED(発光ダイオード)、LD(レーザダイオード)等の発光デバイス、太陽電池、光センサー等の受光デバイスに使用される窒化物半導体( $I_{nx}Al_yGa_{1-x-y}N$ 、 $0 \le X$ 、 $0 \le Y$ 、 $X+Y \le 1$ )素子の製造方法に関する。

#### [0002]

【従来の技術】窒化物半導体は青色発光LED、緑色発光LEDとして現在実用化されている。窒化物半導体は格子整合した基板が存在しないために、格子定数が13.5%も異なるサファイア基板上に直接形成した数百オングストロームの膜厚のAlN、GaNバッファ層を介して成長されている。一方、格子整合した基板となるGaNのバルク結晶を作製する試みが外国研究期間において行われているが、現在のところ、GaNのバルク結 50

晶は1200℃以上、1万気圧以上の高温高圧雰囲気中でしか成長できず、しかも、数ミリ φ 程度の小さな結晶 しか得られていないのが実状である。

【0004】またこの他、特開平7-165498号には、基板の上にバッファ層とGaN単結晶層とを繰り返して成長させて、GaN基板を作成する方法が記載されており、特開平7-202265号にはサファイア基板にZnOよりなるバッファ層を成長させ、そのバッファ層上に厚膜のGaNを成長させた後、ZnOを溶解除去することにより、厚膜のGaN単結晶基板を得る方法が示されている。さらに、特開平7-94784号にはGaN単結晶基板の上に互いに異なる導電型の窒化物半導体層を積層した発光デバイスが開示されている。

#### [0005]

【発明が解決しようとする課題】このように、窒化物半導体を成長させるためのGa N基板には、数々の技術が提案されているが、このGa Nを基板とした窒化物半導体は未だ出現しておらず、現実的には、数十 $\mu$  m以上の厚膜Ga Nを基板に有する各種デバイス素子を製造するのは非常に難しい。

【0006】従って、本発明の目的とするところは、窒化物半導体よりなるデバイス素子を製造するにあたり、 基板に窒化物半導体を用いた素子を実現できる製造方法 を提供することにある。

#### [0007]

【課題を解決するための手段】本発明の窒化物半導体素子素子の製造方法は2種類の態様からなり、第1の態様は、基板上部にn型窒化物半導体層(以下、n型層という。)を20μm以上の膜厚で成長させる工程と、該n型層上部に少なくとも、アクセプター不純物を含む窒化物半導体層を成長させる工程と、アクセプター不純物を含む窒化物半導体層成長後に基板を除去する工程とを備えることを特徴とする。特に本発明の第1の態様においては基板にスピネル(MgAl2O4)を用い、その中でもスピネル基板の(111)面を窒化物半導体の成長面とすることが望ましい。

【0008】本発明の第1の態様では、アクセプター不 純物を含む窒化物半導体層成長後、窒素を含む雰囲気中 でアニーリング(熱処理)し、その後水素源を含まない 雰囲気中でアニーリングする工程を含むことを特徴とす る。窒素源を含む雰囲気中でアニーリングするのは、N 源を供給することにより、窒化物半導体の分解を防止し

2

て結晶性を整えるためにである。そのためN源としては アンモニア、ヒドラジン等を用い300℃~1200℃ の雰囲気中でアニーリングすることが望ましい。最も結 晶性が良くなるのは400℃以上である。H源を含まな い雰囲気中でアニーリングするのは、反応中、あるいは、 前記N源アニーリングにより、アクセプター不純物と結 合したHを結晶中より除去し、アクセプター不純物をド ープした窒化物半導体層をさらに低抵抗にするためにで ある。このアニーリングも400℃以上で行うことが望

ましい。

【0009】また本発明の第2の態様は、スピネル基板 上部にn型層を20μm以上の膜厚で成長させる工程 と、n型層成長後に基板を除去する工程と、基板除去後 のn型層上部に少なくとも、アクセプター不純物を含む 窒化物半導体層を成長させることを特徴とする。また、 本発明の第2の態様においても、スピネル基板の(11 1) 面を窒化物半導体の成長面とすることが望ましい。 【0010】なお、本願の請求項において、基板上部成 長させるn型層とは、必ずしもn型層を基板に接して成 長させるわけではなく、基板に接してGaN、AIN、 ZnO等のバッファ層を成長させ、該バッファ層に接し て膜厚20μm以上のn型層を成長させることも含まれ る。 20 μ m以上の膜厚の n 型層は単一組成の窒化物半 導体でも良いし、また組成の異なるn型層の薄膜を積層 した層でも良い。同様に、n型層上部にアクセプター不 純物をドープした窒化物半導体層を成長させるとは、必 ずしもアクセプター不純物をドープした窒化物半導体層 をn型層に接して成長するわけではなく、n型層にバッ ファ層、若しくはi型層、または活性層等を接して成長 させ、それらのバッファ層、 i 型層、活性層に接してア 30 クセプター不純物をドープした窒化物半導体を成長する ことも含まれる。

【0011】さらに、本発明の第2の態様では、n型層 成長後、そのn型層の表面を鏡面状とすることを特徴と する。

【0012】また本発明の第2の態様では、前記基板除 去後、n型窒化物半導体を窒素源を含む雰囲気中でアニ ーリングし、その後アクセプター不純物を含む窒化物半 導体層成長後、水素源を含まない雰囲気中でアニーリン グすることを特徴とする。基板除去後に、窒素源を含む 40 雰囲気中でアニーリングするのは、第1の態様と同じ く、N源を供給することにより、窒化物半導体の分解を 防止して結晶性の良い基板を整えるためであり、同様 に、アンモニア、ヒドラジン等を用い300℃~120 0℃の雰囲気中でアニーリングすることが望ましい。最 も結晶性が良くなる温度は400℃以上である。H源を 含まない雰囲気中でアニーリングするのは、第1の態様 と同じく反応中にアクセプター不純物と結合したHを結び 晶中より除去し、アクセプター不純物をドープした窒化 物半導体層をさらに低抵抗にするためであり、400℃ 50 はAlを含む窒化物半導体よりも成長させやすく、最も

以上で行うことが望ましい。また本発明の第1の態様及 び第2の態様では、n型層はp型層に接近した側のキャ リア濃度を小さくして、p型窒化物半導体から離れた側 のキャリア濃度を大きくすることを特徴とする。

#### [0013]

【発明の実施の形態】図1(a)~(e)は、本発明の 第1の態様の各工程において得られるウェーハの部分的 な構造を示す模式断面図である。これらの図を元に本発 明の第1の態様を説明する。

10 【0014】 窒化物半導体の成長方法は特に限定するも のではなく、例えばMOVPE(有機金属気相成長 法)、HDVPE(ハライド気相成長法)、MBE(分 子線気相成長法)等、従来窒化物半導体を成長させるた めに提案されているあらゆる方法が適用できる。

【0015】図1 (a) において10は基板である。窒 化物半導体はまずこの基板10の上に成長させる。第1 の態様では基板10には、サファイア、スピネル、Si C、GaAs、Si、ZnO等の基板が使用できるが、 好ましくはスピネルを用いる。スピネルは他の材料に比 較して、単一組成の窒化物半導体を20μm以上の厚膜 で成長させることができる。しかもスピネルの(11 1) 面を窒化物半導体の成長面とすると、結晶性の良い 窒化物半導体が厚膜で成長できる。なお結晶性の良し悪 しは2結晶法X線ロッキングカーブの半値幅を測定する ことにより判断でき、その半値幅が200秒以下、さら に好ましくは150秒以下、最も好ましくは100秒以 下の結晶が得られれば、その窒化物半導体結晶はクラッ クが少なく、均一な面が得られていると判断できる。ス ピネルは窒化物半導体との格子定数差が少なく(9 %)、また熱膨張係数差が少なく、さらに他の窒化物半 導体を成長させる基板に比較して結晶が柔らかいため、 厚膜の窒化物半導体を成長させてもクラックが入りにく いという特徴がある。例えばサファイア、SiC等の基 板にGaNを10μm以上の膜厚で成長するとクラック

【0016】次に、この基板10に接してバッファ層1 1を成長させる。バッファ層11は例えばAIN、AI GaN、GaN、InGaN等の窒化物半導体を200 ℃~900℃の低温で成長させる。バッファ層11は基 板10とバッファ層の次に成長させる窒化物半導体との 格子不整合を緩和する作用がある。なお、窒化物半導体 は半導体自身の格子欠陥によりノンドープ(不純物をド ープしない)の状態でn型を示す性質があるため、バッ ファ層11は通常、n型の導電性を示す。

が入りやすい傾向がある。

【0017】 さらに(b) に示すように、バッファ層1 1に接して、n型層1を20 μm以上の膜厚で成長させ る。n型層1はバッファ層よりも高温で成長させる。n 型層1を単一組成で20μm以上成長する場合、その組 成はGaNとすることが望ましい。GaNはIn若しく

結晶性の良いものが得られる。また、n型層1は複数の n型層を積層して20μm以上とすることもできる。例 えばバッファ層11の上にGaNを5μm成長させ、そ の上にInGaNをO. 1 µm、さらにGaNを5 µm 成長させ、それを繰り返して20μm以上の膜厚にする といった具合に、薄膜のn型層を積層することもでき る。このように薄膜の窒化物半導体を成長させる場合に おいても、基板10がスピネルであれば、クラックの入 りにくいn型層を成長させることができる。なお、窒化 物半導体は前記のようにノンドープでもn型にはなる が、好ましくはSi、Ge、Sn等のドナー不純物をド ープして、キャリア濃度を調整したn型層を成長させる ことが望ましい。なお、n型層1の膜厚は20μm以 上、さらに好ましくは50μm以上、最も好ましくは1 O O μ m以上の膜厚で成長させる。 2 O μ mよりも少な いと、後で基板を除去した際に、ウェーハが割れやすく なって、正確な形状のチップを作製しにくくなるからで ある。膜厚の上限値は特に規定しないが、通常1mm以 下に調整する。

【0018】ドナー不純物をドープしてキャリア濃度を 20 調整する場合、n型層1のキャリア濃度はバッファ層1 1に接近した側のキャリア濃度を大きくし、一方次に成長させる活性層2に接近した側のキャリア濃度を小さくすることが望ましい。このように、p型層に接近した側のキャリア濃度を小さくして、遠ざかった方の側のキャリア濃度を大きくすると、後に基板10を削除して、n型層1側にn電極を形成した際のキャリア注入効率が向上し、発光出力が向上する。

【0019】次に(c)に示すようにn型層1に接して 活性層2を成長させる。n型層に接して形成する活性層 2の導電型はn型でも、i型でも、p型でもよい。活性 層2は1nを含む窒化物半導体よりなる井戸層を含むよ うに構成し、好ましくは三元混晶のInGaNよりなる 井戸層が望ましい。 三元混晶の ln Ga Nは四元混晶の ものに比べて結晶性が良い物が得られるので、発光出力 が向上する。LED素子を作製する場合は活性層は単一 の井戸層よりなる単一量子井戸構造 (SQW: Singlequantum-well) とする。また、LD素子を作製する場 合には、活性層をInGaNよりなる井戸層と、井戸層 よりもバンドギャップの大きい窒化物半導体よりなる障 40 壁層とを積層した多重量子井戸構造 (MQW: Multi-q uantum-well) とする。障壁層も同様に三元混晶の I n x'Ga<sub>1-x'</sub>N (0≤X'<1、X' <X) が好ましく、井戸 +障壁+井戸+・・・十障壁+井戸(その逆でも可)と なるように積層してMQWを構成する。このように活性 層をlnGaNを積層したMQWとすると、量子準位間 発光で約365nm~660nm間での高出力なLDを 実現することができる。さらに、井戸層の上にlnGa Nよりなる障壁層を積層すると、lnGaNよりなる障 .壁層はAIGaNに比べて結晶が柔らかい。そのためク 50

ラッド層のAIGaNの厚さを厚くできるのでレーザ発 振が実現できる。さらに、InGaNとAIGaNとで は結晶の成長温度が異なる。例えば、MOVPE法では InGaNは600℃~800℃で成長させるのに対し て、AIGaNは900℃より高い温度で成長させる。 従って、lnGaNよりなる井戸層を成長させた後、A IGaNよりなる障壁層を成長させようとすれば、成長 温度を上げてやる必要がある。成長温度を上げると、先 に成長させた l n G a N井戸層が分解してしまうので結 晶性の良い井戸層を得ることは難しい。さらに井戸層の 膜厚は数十オングストロームしかなく、薄膜の井戸層が 分解するとMQWを作製するのが困難となる。それに対 し、障壁層も1nGaNとすると、井戸層と障壁層が同 一温度で成長できる。従って、先に形成した井戸層が分 解することがないので結晶性の良いMQWを形成するこ とができる。これはMQWの最も好ましい態様を示した ものであるが、他に井戸層をlnGaN、障壁層をGa N、AIGa Nのように井戸層よりも障壁層のパンドギ ャップエネルギーを大きくすればどのような組成でも良 い。InGaN多重量子井戸構造、若しくは単一量子井 戸構造の活性層は、InGaN井戸層の組成不均一によ りできるInリッチのエネルギーポテンシャル井戸層 に、エキシトンが局在し、局在エキシトンが形成されて いる。この局在エキシトン発光により発光出力が向上す る。つまり、このような単一膜厚が数十オングストロー ムの薄膜を積層した場合、井戸層、障壁層共、均一な膜 厚で成長しておらず、凹凸のある層が幾重にも重なり合 った状態となっている。凹凸のある活性層を、活性層よ りもバンドギャップの大きいクラッド層で挟むダブルへ テロ構造を実現すると、活性層に注入された電子とホー ルとが、凹部にも閉じ込められるようになって、クラッ ド層の縦方向と共に縦横の両方向に閉じ込められる。こ のため、キャリアが約10~70オングストローム凹凸 差がある3次元のInGaNよりなる量子箱、あるいは 量子ディスクに閉じ込められたようになって、従来の量 子井戸構造とは違った量子効果が出現する。

【0020】次に図1(c)に示すように、活性層2の上に、アクセプター不純物を含む窒化物半導体層3、4(以下、アクセプター不純物を含む窒化物半導体層をp型層という。)を成長させる。この図では最も簡単なLED構造を示しているので、p型層はp型クラッド層3と、p型コンタクト層4とからなっているが、これらのp型層の他に、必要に応じて異なる組成を有するp型層を、活性層の上であればどこでも新たに挿入することができる。なお、これらのp型層は成長後、アニーリングを行うことによりさらに低抵抗なp型層を実現できる。【0021】以上のようにして、基板10上にn型層1を20μm以上の膜厚で成長させ、そのn型層1の上に少なくとも、p型層3、4を成長させる。なおn型層1と基板10との間にバッファ層11を成長させてもよい

とおりである。

し、またn型層1とp型層3との間に活性層2を成長させても、本発明の範囲内であるし、またn型層1と活性層2との間に、他の組成よりなるn型層(例えばn型クラッド層)を成長させることもできる。

【0022】次に、窒化物半導体よりなる素子構造を成長させた後、ウェーハを反応容器から取り出して、図1 (d)に示すように、基板10を除去する。基板10を除去するには研磨、エッチング等の手段がある。研磨であれば、SiC粉、ダイヤモンド粉を用いてラッピングした後、ポリシングを行う。化学エッチングであれば例 10 えば硫酸+リン酸の混酸、硫酸+過酸化水素で基板側を溶解することにより除去できる。なお図1ではバッファ層11も除去しているが、バッファ層11は非常に薄い層であり、エッチング、研磨等の技術では必ずしも数十オングストロームの精度で平面均一に基板が除去されることはないため、自然とバッファ層11も除去される。このようにして窒化物半導体よりなる、n型層1の表面と、p型層4の表面とが上下に露出したウェーハを作製することができる。

【0023】図1 (e) は (d) のウェーハからチップ 20 状に切り出した窒化物半導体チップ構造を示している。 底面に相当するn型層1の表面にはn電極20を設け、 最上層のp型コンタクト層4には透光性のp電極21と パッド電極22とからなる電極を形成している。p電極 21は透光性の金属電極であり、例えば 0. 1μm以下 の膜厚で形成されると共に、p型コンタクト層4と好ま しいオーミック接触を得ている。透光性のp電極21は 活性層2の発光をp型層側から観測できて、膜厚が薄い ためにp型層に含まれる水素をアニーリング時に透過し て、低抵抗なp型層の実現に寄与している。またパッド 30 電極22は透光性のp電極21に直接ワイヤーボンディ ングすると透光性電極21が剥がれやすくなるので、p 電極21の剥がれを防止すると共に、ワイヤーボンディ ング位置を明らかにしている。また、パッド電極がp電 極21中央部にあると、ワイヤーボンディング時のボン ディング位置決めが容易になり、素子歩留が向上する。

【0024】本発明の第1の態様が従来のGaNの基板を製造する技術と異なるところは、n型層を成長させた後、活性層、及びp型層まで形成して素子自体の構造を作製してしまい、その後基板を除去するところにある。このように、一度成長させた窒化物半導体を反応容器から出さずに素子構造まで作ってしまうことにより素子の量産性が良くなる。また基板を素子構造ができあがるまで反応容器から取り出さないために、空気に触れることによる窒化物半導体成長面の基板の酸化、変質を防止することができる。

【0025】図 $2(f)\sim(j)$ は、本発明の第2の態様の各工程において得られるウェーハの部分的な構造を示す模式断面図である。これらの図を元に本発明の第2の態様を説明する。

【0026】図2(f)に示す基板10はスピネルよりなる。第2の態様では基板がスピネルである必要がある。なぜなら、第2の態様は第1の態様と異なり、基板10の上にn型層を成長させてから基板を除去する。そのため、単一組成のn型層を厚膜で成長させる方が、再度n型層を反応容器内に移し、1000℃以上の高温で結晶成長を行う際に、n型層の割れ、欠け等の結晶損傷、n型層の反りのような物理的変形を防ぐために望ましい。単一組成のn型層を厚膜で成長させるには、スピネル基板が最も成長させやすいのは第1の態様で述べた

【0027】このスピネル基板10に接してバッファ層 11を成長させる。バッファ層11は第1の態様と特に 代わるものではない。

【0028】次にこのバッファ層11に接してn型層1を20 $\mu$ m以上の膜厚で成長させる。第2の態様ではこのn型層1は単一の窒化物半導体組成、好ましくはGaNで20 $\mu$ m以上の膜厚で成長させることが望ましい。さらに、第2の態様では、n型層の膜厚は好ましくは50 $\mu$ m以上、さらに好ましくは100 $\mu$ m以上、最も好ましくは120 $\mu$ m以上の膜厚で成長させることが望ましい。これは、n型層1成長後に基板10を除去して、新たな基板となる単独のn型層を作製し、さらにこのn型層の上に高温で結晶成長を行う。基板となるn型層が薄いと成長中に割れたり、反ったりするために、均一な膜厚の窒化物半導体層が積層できないおそれがある。従って、第2の態様ではn型層1は第1の態様よりも厚く成長させることが望ましい。

【0029】また、第1の態様と同じく第2の態様でも、n型層1にSi、Ge、Sn等のドナー不純物をドープして、キャリア濃度を調整したn型層を成長させることが望ましく、ドナー不純物をドープしてキャリア濃度を調整する場合、n型層1のキャリア濃度はバッファ層11に接近した側のキャリア濃度を大きくし、バッファ層11から離れた側のキャリア濃度を小さくすることが望ましい。

【0030】次に、n型層1成長後、ウェーハを反応容器から取り出し、研磨、エッチング等の手段により、図2(h)に示すように基板10を除去する。基板を除去することによって、第1の主面と第2の主面とが露出したn型層1よりなるウェーハを作製することができる。また、図2(h)でも同様にバッファ層11も除去されているが、この原因は第1の態様と同じである。

【0031】さらに、第2の態様では、基板10除去後、他の導電型を有する窒化物半導体層を成長させようとするn型層1の表面を鏡面状とすることが望ましい。鏡面状とするには、化学的エッチングの他、研磨、ドライエッチングのような物理的エッチング手段があるが、窒化物半導体をエッチングできる溶剤は硫酸+リン酸のように数少なく、危険性も高いため、研磨が最も好まし

い。このようにn型層1のいずれか一方の面を鏡面状と することにより、面方位のそろった窒化物半導体を成長 することができる。

【0032】次に、図2(i)に示すように、n型層1 の表面に活性層2、p型クラッド層3、p型コンタクト 層4を順に積層する。活性層2は第1の態様で述べた活 性層と同様のものが最も好ましい。また活性層2とn型 層1との間に、n型層1と異なる組成を有するn型窒化 物半導体よりなる他の層を成長させても良い。p型クラ ッド層3、p型コンタクト層4についても第1の態様と 10 同じであり、また必要に応じて、異なる組成を有するp 型層を活性層の上であればどこの層に挿入しても良い。 【0033】図2(h)は(i)のウェーハからチップ 状に切り出した窒化物半導体チップ構造を示すものであ り、透光性電極21、パッド電極22の作用効果は第1 の態様と特に異なるものではないが、このチップが図1 (e) のチップと異なる点は、活性層2の下にあるn型 層1をエッチングしているところにある。すなわちp型 層をエッチングして活性層2の下にあるn型層を露出さ せ、露出したエッチング溝と、エッチング溝との間で、 ウェーハを切断してチップ状にしている。この作用は次 の通りである。本発明によると、基板が窒化物半導体と なるために、窒化物半導体を劈開することができるよう になる。しかしながら、窒化物半導体は六方晶系という その結晶形のため、劈開で全てを矩形のチップ状にする ことは困難である。そのためいずれかの面はダイシング 等の切断手段を取らざるを得ない。窒化物半導体は結晶 の性質が非常に堅いため、ダイシングするとダイシング 端面に欠け、割れ等が発生しやすくなり、特に活性層の 端面にそのような結晶欠陥が発生すると、素子自体の信 30 頼性が低下する。従って活性層よりも下のn型層までエ ッチングすることにより、ダイシング時の刃先が活性層 端面に触れないようにすることができるので、素子の信 頼性が向上する。この(j)の形状は第1の態様におい ても同様に適用可能である。

#### [0034]

【実施例】以下、MOCVD法にて窒化物半導体を成長 させる方法を述べるが、本発明の方法はMOCVDだけ でなく、MBE、HDVPE等の窒化物半導体を成長さ せるために従来提案されているあらゆる方法に適用でき 40 る。また素子構造についても、代表的なLED素子とL D素子しか述べていないが、構造も本実施例に限定され るものではない。

【0035】 [実施例1] (第1の態様)

図1を元にして本発明の第1の態様を説明する。 (11 1) 面を成長面とするスピネル基板10 (MgAl 2O4) を反応容器内にセットし、反応容器内を水素で十 分置換した後、水素を流しながら、基板の温度を105 0℃まで上昇させ、基板のクリーニングを行う。

アガスに水素、原料ガスにアンモニアとTMG(トリメ チルガリウム)とを用い、スピネル基板上にGaNより なるバッファ層11を約200オングストロームの膜厚 で成長させる。バッファ層はAlN、GaN、AlGa N等が、900℃以下の温度で、膜厚数十オングストロ ーム~数百オングストロームで形成できる。このバッフ ァ層は基板と窒化物半導体との格子定数不正を緩和する ために形成されるが、窒化物半導体の成長方法によって は省略することも可能である。

【0037】バッファ層11成長後、TMGのみ止め て、温度を1030℃まで上昇させる。1030℃にな ったら、同じく原料ガスにTMG、アンモニアガス、ド ーパントガスにシランガスを用い、図1(b)に示すよ うに、n型コンタクト層1としてSiドープn型GaN 層を100μmの膜厚で成長させる。n型コンタクト層 1は最初の50μmを高キャリア濃度のn+として、次 の50μmを低キャリア濃度のn-とする。n型コンタ クト層はInxAlxGa1-x-xN(0≦X、0≦Y、X+Y ≤1)で構成することができ、特にGaN、InGa N、その中でもSiをドープしたGaNで構成すること により、キャリア濃度の高いn型層が得られ、また負電 極と好ましいオーミック接触が得られる。負電極の材料 としてはAl、Ti、W、Cu、Zn、Sn、In等の 金属若しくは合金が好ましいオーミックが得られる。

【0038】次に原料ガスにTMG、TMI、アンモニ アを用い、温度を800℃に保持して、ノンドープIn 0.2G a 0.8Nよりなる単一量子井戸構造 (SQW) より なる活性層2を30オングストロームの膜厚で成長させ る。活性層2をInGaNよりなる井戸層を含む単一量 子井戸構造若しくは多重量子井戸構造とすると、量子準 位間発光で約365nm~660nm間での高出力な発 光素子を実現することができる。多重量子井戸構造で は、井戸層は70オングストローム以下、障壁層は15 0 オングストローム以下の厚さに調整することが望まし い。一方、単一量子井戸構造では70オングストローム 以下の膜厚に調整することが望ましい。

【0039】次に、温度を1050℃に上昇させ、Mg ドープp型A 10.2G a 0.8Nよりなるp型クラッド層 3 を0.5 µmの膜厚で成長させる。活性層に接して成長 させるp型のクラッド層はAlを含む窒化物半導体、好 ましくはAlGaNを成長させることが望ましい。p型 にするためのアクセプター不純物としてはMg、Zn、 Cd等のII族元素を挙げることができ、これらのアクセ プター不純物を窒化物半導体成長中にドープすることに よりp型の結晶が得られるが、好ましくは成長後アクセ プター不純物をドープした結晶をアニーリングして、ア クセプター不純物と結合した水素を結晶中から除去する ことによりさらに好ましいp型が得られる。

【0040】次に、1050℃でMgドープp型GaN 【0036】続いて、温度を510℃まで下げ、キャリ 50 よりなるp型コンタクト層4を0.5μmの膜厚で成長

させる。成長後の断面図が図1(c)である。p型コンタクト層4はp型 $In_xAl_xGa_{1-x-y}N$ (0  $\leq$  X、0  $\leq$  Y、X+Y  $\leq$  1)で構成することができ、特にInGa N、GaN、その中でもMgをドープしたp型GaNとすると、最もキャリア濃度の高いp型層が得られて、正電極と良好なオーミック接触が得られる。正電極の材料としてはNi、Pd、Ir、Rh、Pt、Ag、Au 等の比較的仕事関数の高い金属又は合金がオーミックが得られやすい。

【0041】反応終了後、ウェーハを反応容器から取り 10 出し、研磨機を用いて窒化物半導体を成長させていない側のスピネル基板10をラッピングして、図1(d)に示すようにスピネル基板10及びバッファ層11を除去する。バッファ層除去後、さらにバッファ層側のn型コンタクト層1をポリシングして鏡面状とする。

【0042】ラッピングしたウェーハを次に、アニーリング装置に移送し、アンモニア雰囲気中で、1000℃のアニーリングを行う。このアニーリングは、300℃以上、1200℃以下で行い、アンモニア、窒素等のN源を含む雰囲気中で行うことにより、結晶全体の結晶性 20を整える作用がある。

【0043】アニーリング後、アニーリング装置内において、今度はHを含まない雰囲気中(窒素雰囲気)で、700℃でアニーリングを行い、p型層をさらに低抵抗化する。このアニーリングは通常400℃以上でHを含まない雰囲気中で行うことにより、アクセプター不純物と結合した水素を結晶中から除去して、p型層をさらに低抵抗化する作用がある。

【0044】アニーリング後、ポリシングした n型コンタクト層1の表面のほぼ全面にTiとAlを含むn電極 3020を $2\mu$ mの膜厚で形成し、一方、p型コンタクト層4のほぼ全面にNiとAuを含む透光性のp電極21を100オングストロームの膜厚で形成する。p型コンタクト層4の表面に好ましいオーミック接触を得るには、電極膜厚は1000オングストローム以下にして透光性にすることが望ましい。それは電極アニーリング時に水素が透光性電極を通ってp型層から離脱し、p型層をさらに低抵抗するからである。次にp電極20のほぼ中心に膜厚 $2\mu$ mのパッド電極22を形成する。

【0045】以上の工程終了後、窒化物半導体ウェーハ 40をn型コンタクト層 1 の劈開性を用いて劈開して、250 $\mu$ m角のLED素子とする。このLED素子は上下に対向するn電極とp電極とを有し、順方向電流 (If) 20mAにおいて、順方向電圧 (Vf) 3.5 V、発光出力 5 mWと優れた特性を示した。

【0046】 [実施例2] 実施例1において、基板にサファイア (0001) 面を用いる他は実施例1と同様にして、サファイア基板の上にGaNよりなるバッファ層を200オングストロームの膜厚で形成する。

【0047】次にこのバッファ層の上にSiドープn型 50

 $GaN層を5\mu m成長させる。次に温度を800℃にして、<math>SiFープn型GaN層の上に、<math>SiFープn型I$   $n0.1Ga0.9N層を500オングストローム成長させる。次に同じく<math>SiFープn型GaNを5\mu m成長させ、さらに<math>SiFープn型In0.1Ga0.9Nを500オングストローム成長させる。この操作を16回繰り返し、総膜厚60.6<math>\mu$ mのn型コンタクト層を成長させる。この後は実施例1と同様にしてLED素子を作製したところ、順方向電流 (If) 20mAにおいて、順方向電圧 (Vf) 4V、発光出力2mWであった。

図2を元にして本発明の第2の態様を説明する。実施例1と同様にして、(111)面を成長面とするスピネル基板10(MgAl<sub>2</sub>O<sub>4</sub>)のクリーニングを行い、スピネル基板10上にGaNよりなるバッファ層11を200オングストロームの膜厚で成長させ、このバッファ層の上に、n+とn-層とを備またn型コンタクト層1と

【0048】 [実施例3] (第2の態様)

の上に、n+とn-層とを備えたn型コンタクト層1と してSiドープn型GaN層を100μmの膜厚で成長

させる。図2 (g)

【0049】成長後、ウェーハを反応容器から取出し、研磨機を用いて窒化物半導体を成長させていない側のスピネル基板10をラッピングして、図2(h)に示すようにスピネル基板10及びバッファ層11を除去しn型コンタクト層1ウェーハとする。さらに、低キャリア濃度(n-)側のn型コンタクト層側をポリシングして鏡面状とする。

【0050】ポリシング後、n型コンタクト層基板を反応容器に移送し、アンモニア雰囲気中で、1000℃のアニーリングを行う。なお鏡面状にした低キャリア濃度側のn型コンタクト層側を窒化物半導体の成長面とする

【0051】次に、実施例1と同様にしてポリシングした n型コンタクト層1の表面にSQW構造の活性層2を30オングストロームの膜厚で成長させ、その活性層の上にMgドープ p型A10.2Ga0.8Nよりなる p型クラッド層3を0.5 $\mu$ mの膜厚で成長させ、Mgドープ p型GaNよりなる p型コンタクト層4を0.5 $\mu$ mの膜厚で成長させる。成長後の断面図が図2(i)である。また活性層2を成長させる前にn型コンタクト層1の表面にGaN、InGaN、A1GaNよりなるバッファ層を成長させることもできる。

【0052】反応終了後、反応容器内において、Hを含まない雰囲気中、例えば窒素、Ar等の雰囲気中、700℃でアニーリングを行い、p型層をさらに低抵抗化する。

【0053】アニーリング後、ウェーハを反応容器から取り出し、p型コンタクト層4側から幅 $10\mu$ mで基盤目状にRIE(反応性イオンエッチング)エッチングを行い、図2(h)に示すようにn型コンタクト層の平面を露出させる。

【0054】次に実施例1と同様にして、窒化物半導体を成長させていないn型コンタクト層1の表面のほぼ全面にTiとAlを含むn電極20を $2\mu$ mの膜厚で形成し、-方、p型コンタクト層4のほぼ全面にNiとAuを含む透光性のp電極21を100オングストロームの膜厚で形成し、p電極20のほぼ中央に膜厚 $2\mu$ mのパッド電極22を形成する。

【0055】以上の工程終了後、窒化物半導体ウェーハをエッチング溝と、エッチング溝との間でダイサーを用いて切断し、 $350\mu$ m角の発光素子とする。この発光 10素子も上下に対向するn電極とp電極とを有し、If20mAにおいて、Vf3.5V、発光出力5mWと優れた特性を示した。

【0056】 [実施例4] 図3は本発明の方法により得られたレーザ素子の構造を示す模式的な断面図であり、 具体的にはレーザ光の共振方向に垂直な方向で素子を切断した際の図を示すものである。以下、図3を元に本発明の方法によりLDを製造する方法を述べる。

【0057】実施例3において、スピネル基板10およ びバッファ層11を除去し、成長面をポリシングした膜 20 厚100μmのSiドープGaNよりなるn型コンタク ト層1ウェーハを反応容器内に設置した後、温度を80 O℃にして、原料ガスにTMG、TMI(トリメチルイ ンジウム)、アンモニア、不純物ガスにシランガスを用 い、SiドープIn0.1Ga0.9Nよりなるクラック防止 層101を500オングストロームの膜厚で成長させ る。このクラック防止層101はІnを含むn型の窒化 物半導体、好ましくはInGaNで成長させることによ り、次に成長させるAlを含む第1のn型窒化物半導体 層102を厚膜で成長させることが可能となり、非常に 30 好ましい。LDの場合は、光閉じ込め層となる層を、好 ましくは $0.1\mu$ m以上の膜厚で成長させる必要があ る。従来ではGaN、AlGaN層の上に直接、厚膜の AlGaNを成長させると、後から成長させたAlGa Nにクラックが入るので素子作製が困難であったが、こ のクラック防止層101が、次に成長させるA1を含む 第1のn型窒化物半導体層102にクラックが入るのを 防止することができる。 なおこのクラック防止層は10 0オングストローム以上、0.5μm以下の膜厚で成長 させることが好ましい。100オングストロームよりも 40 薄いと前記のようにクラック防止として作用しにくく、 0. 5μmよりも厚いと、結晶自体が黒変する傾向にあ る。なお、このクラック防止層101は成長方法、成長 装置等の条件によっては省略することもできる。

【0058】次に温度を1030℃にして、原料ガスに TMA (トリメチルアルミニウム)、TMG、NH<sub>3</sub>、 SiH<sub>4</sub>を用い、Siドープn型A10.2Ga0.8Nより なる第1のn型窒化物半導体層102を0.5μmの膜 厚で成長させる。この第1のn型窒化物半導体層102 はキャリア閉じ込め層、及び光閉じ込め層として作用 し、上記のようにA1を含む窒化物半導体、好ましくは A1GaNを成長させることが望ましく、100オングストローム以上、 $2\mu$  m以下、さらに好ましくは500オングストローム以上、 $1\mu$  m以下で成長させることにより、結晶性の良いキャリア閉じ込め層が形成できる。【0059】温度を800℃に下げ、Si ドープn型GaNよりなる第20n型窒化物半導体層103を0.2  $\mu$  mの膜厚で成長させる。この第20n型窒化物半導体層は、光ガイド層として作用し、GaN、InGaNを成長させることが望ましく、通常100オングストローム~ $5\mu$  m、さらに好ましくは200オングストローム~ $1\mu$  mの膜厚で成長させることが望ましい。

【0060】次に、原料ガスにTMG、TMI、アンモニアを用いて活性層2を成長させる活性層は温度を800℃に保持して、まずノンドープIn0.2Ga0.8Nよりなる井戸層を25オングストロームの膜厚で成長させる。次にTMIのモル比を変化させるのみで同一温度で、ノンドープIn0.01Ga0.95Nよりなる障壁層を50オングストロームの膜厚で成長させる。この操作を2回繰り返し、最後に井戸層を積層した多重量子井戸構造の活性層2を成長させる。

【0061】次に、温度を1050℃に上げ、TMG、 TMA、NH3、Cp2Mg (シクロペンタジエニルマグ ネシウム)を用い、活性層よりもバンドギャップエネル ギーが大きい、Mgドープp型Al0.1Ga0.9Nよりな る第1のp型窒化物半導体層104を300オングスト ロームの膜厚で成長させる。この第1のp型窒化物半導 体層104は、本実施例ではp型としたが、膜厚が薄い ため、n型不純物をドープしてキャリアが補償されたi 型としても良いが、最も好ましくはp型とする。第1の p型窒化物半導体層104の膜厚は0.1μm以下、さ らに好ましくは500オングストローム以下、最も好ま しくは300オングストローム以下に調整する。0.1 μmより厚い膜厚で成長させると、第1の窒化物半導体 層中にクラックが入りやすくなり、結晶性の良い窒化物 半導体層が成長しにくいからである。またキャリアがこ のエネルギーバリアをトンネル効果により通過できなく なる。また、Alの組成比が大きいAlGaN程薄く形 成するとLD素子は発振しやすくなる。例えば、Y値が 0. 2以上のAlyGa1-yNであれば500オングスト ローム以下に調整することが望ましい。第1の窒化物半 導体層104の膜厚の下限は特に限定しないが、10オ ングストローム以上の膜厚で形成することが望ましい。 【0062】続いて1050℃で、バンドギャップエネ ルギーが第1のp型窒化物半導体層104よりも小さ い、Mgドープp型GaNよりなる第2のp型窒化物半 導体層105を0.2μmの膜厚で成長させる。この層 は、光ガイド層として作用し、第2のn型窒化物半導体 103と同じくGaN、InGaNで成長させることが 50 望ましい。また、この層は第3のp型窒化物半導体層1

0.6 を成長させる際のバッファ層としても作用し、1.0 0 オングストローム~ $5\,\mu$  m、さらに好ましくは  $2.0\,0$  オングストローム~ $1\,\mu$  mの膜厚で成長させることにより、好ましい光ガイド層として作用する。

【0063】続いて1050℃で、バンドギャップエネルギーが第2の窒化物半導体層105よりも大きい、Mgドープp型A10.2Ga0.8Nよりなる第3のp型窒化物半導体層106を0.5μmの膜厚で成長させる。この層は第1のn型窒化物半導体層102と同じく、キャリア閉じ込め層、及び光閉じ込め層として作用し、A1 10を含む窒化物半導体、好ましくはA1GaNを成長させることが望ましく、100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることにより、結晶性の良いキャリア閉じ込め層が形成できる。

【0064】本実施例のようにInGaNよりなる井戸 層を有する活性層の場合、その活性層に接して、膜厚 0. 1 μ m以下のA l を含む第1のp 型窒化物半導体層 104を設け、そのp型窒化物半導体層よりも活性層か ら離れた位置に、第1のp型窒化物半導体層よりもバッ 20 ドギャップエネルギーが小さい第2のp型窒化物半導体 層105を設け、その第2のp型窒化物半導体層105 よりも活性層から離れた位置に、第2のp型窒化物半導 体層よりもバンドギャップが大きいAlを含む窒化物半 導体よりなる第3のp型窒化物半導体層106を設ける ことは非常に好ましい。しかもこの第1のp型窒化物半 導体層104の膜厚を0.1μm以下と薄く設定してあ るため、キャリアのバリアとして作用することはなく、 p層から注入された正孔が、トンネル効果により第1の p型窒化物半導体層を通り抜けることができて、活性層 30 で効率よく再結合し、LDの出力が向上する。つまり、 注入されたキャリアは、第1のp型窒化物半導体層10 4のバンドギャップエネルギーが大きいため、半導体素 子の温度が上昇しても、あるいは注入電流密度が増えて も、キャリアは活性層をオーバーフローせず、第1のp 型窒化物半導体層104で阻止されるため、キャリアが 活性層に貯まり、効率よく発光することが可能となる。 従って、半導体素子が温度上昇しても発光効率が低下す ることが少ないので、閾値電流の低いLDを実現するこ とができる。

【0065】最後に、第30p型窒化物半導体層106の上に、1050℃でMgドープp型GaNよりな3p型コンタクト層 $4を0.5\mu$ mの膜厚で成長させる。

【0066】反応終了後、温度を室温まで下げてウェーハを反応容器から取り出し、700℃でウェーハのアニーリングを行い、p型層をさらに低抵抗化する。

【0067】アニーリング後、RIEにより最上層のp型コンタクト層4と、第3のp型窒化物半導体層106とをエッチングして、2μmのストライプ幅を有するリッジ形状とする。このように、活性層よりも上部にある50

p型層をストライプ状のリッジ形状とすることにより、活性層の発光がストライプリッジの下に集中するようになって閾値が低下する。そして、図3に示すようにp型コンタクト層4の表面にNiとAuよりなるp電極21をストライプ状に形成する。なおp電極21はレーザ素子であるため特に透光性にする必要はない。一方、TiとA1よりなるn電極20を窒化物半導体層を形成していない側のn型コンタクト層1のほぼ全面に形成する。【0068】次に、ウェーハをストライプ状の電極に重な方向でバー状に劈開し、劈開面に共振器を作製する。共振器は基板がGaNであるのでGaNの劈開性を用いて簡単に作製することができる。この場合、劈開面

### 【外1】

は窒化物半導体の

#### $(1 \ [ \ 0 \ 0)$

面とする。外1面とは窒化物半導体を正六角柱の六方晶系で近似した場合に、その六角柱の側面に相当する四角形の面(M面)に相当する面である。この他、RIE等のドライエッチング手段により端面をエッチングして共振器を作製することもできる。またこの他、劈開面を鏡面研磨して作成することも可能である。

【0069】劈開後、共振器面に $SiO_2$ と $TiO_2$ よりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断してレーザチップとした。次にチップをフェースダウン(=p電極がヒートシンクに対向した状態)でヒートシンクに設置し、常温でレーザ発振を試みたところ、しきい値電流密度 $2kA/cm^2$ で、発振波長400nmの連続発振が確認された。このようにGaNを基板とすると用意にフェースダウンボンディングが行えるため、チップの放熱性が格段に向上し、連続発振が可能となる。

#### [0070]

【発明の効果】以上説明したように、本発明の方法によると窒化ガリウム系化合物半導体を基板とした素子を製造することができるため、従来のように同一面側から2種類の電極を取り出した構造としなくても、上下方向に対向した電極構造とすることができる。さらにチップサイズも小さくできるので、単一面積のウェーハからのチップ取り数が増えるため、価格もを低下できる。また、GaNが基板であるのでLDのような鏡面に近い共振面を必要とするデバイスではGaNの劈開により容易に共振面を作製でき、その産業上の利用価値は非常に大き

#### 【図面の簡単な説明】

【図1】 本発明の第1の態様の各工程を説明するため のウェーハの構造を示す模式断面図。

【図2】 本発明の第2の態様の各工程を説明するため のウェーハの構造を示す模式断面図。

【図3】 本発明の方法により得られたレーザ素子の構造を示す模式断面図。

## 【符号の説明】

1 ・・・n型コンタクト層

2・・・活性層

(b)

(o)

3・・・p型クラッド層:

4・・・p型コンタクト層

10・・・基板

11・・・バッファ層

20・・・n 電極


21 · · · p 電極

22・・・パッド電極


# 【図1】





【図3】



























(h)

(1)

(1)